This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Translation

JAPANESE KOKAI PATENT, SHO 62-9639

Disclosure Date : January 17, 1987

Inc. Class. : E 01 1 21/56

Seq. No. for Official Use: R-6835-59

TIME OF INVESTION : MANUFACTURE OF SEMICONDUCTOR DEVICE

APPLICATION NO. AND DATE: SEO 60-148864, July 5, 1985

DTENTOR .

: Truneo KAMATA, NEC Tamagata, Ltd.

4-12-12 Ritemachi, Tamagata-Shi

APPLICANT

: NEC Yamagara, Ltd.

4-12-12 Kitamachi, Yamagata-Shi

AGERT

: Hitoshi UCHIEAPA, Patent Agent

NEWSER OF INVENTIONS: 1

REQUEST POR EXAMINATION : None

1. Mile of invention

MANUFACTURE OF SEMICONDUCTOR DEVICE

2. <u>Clain</u>

Manufacturing method of semiconductor device, as characterized by setting semiconductor chips on a printed circuit substrate having a patterned circuit, connecting the electrodes of said semiconductor chips to said circuit, and cutting and separating them after resin encapsulation.

3. Specification

[Pield of commercial utility]

This invention relates to a method of nanufacture of semiconductor device, and particularly this invention intends to provide chip parts such as miniaturized transistors, diodes, etc. at high level of reliability and inexpensively.

[Prior art]

Conventionally, this type of semiconductor chip parts was manufactured by setting semiconductor pellets on a punched-out lead frame, connecting the wires, forming into leads and forming chips, or setting the semiconductor chips on a ceramic part, connecting the wires, and encapsulating with resin.

[Problems to be solved by the invention]

The manufacturing method of the prior art, since leads were formed after encapsulatinog in the former example, showed inferior moisture resistance and greater variation of size and shape, and this has been the cause of problems in actual packaging process.

And, with the latter example, the raw materials were expensive, variation of the size of the material and substrate or variation of encapsulated size was great, and this again has been the cause of the problems in actual packaging process.

[Means to solve the problems]

In the present invention, semiconductor pellets are set on the printed circuit substrate which have the pattern to match the element configuration, necessary internal connections are made, and subsequently the surface of the

elements is encapsulated with a remin, and then the encapsulated printed circuit substrate is cut into individually separated semiconductor elements. In this case, processes such as measurement of the electrical property of the elements or marking process can be carried out before or after the cutting and separation process. Thus, such work can be carried out by the most accessible process, based on optimization of the process or element configuration.

(Example)

This invention is explained below by referring to the accompanying drawings.

Pig. 1 represents the side view and cross-sectioned view of the completed device. Pig. 2(A) is a cross-sectioned side view of the printed circuit substrate which is used for assembly of this device, and Pig. 2(B) is a partial plane view of this printed circuit substrate. Assembly process is explained by following these drawings.

Semiconductor pellet 3 is mounted and immobilized on the printed circuit substrate 1 by solder 2, and they are connected by bonding wire 4. This situation is illustrated in Fig. 3. Then, the surface of the element is encapsulated or sealed with resin 5. Encapsulation may be performed over the entire surface or a part of the surface. This situation is illustrated in Fig. 4. Pinally, element is cut and separated to form a completed product. This situation is illustrated in Fig. 5. Cutting can be made accurately through the center part of the through-hole without damaging the linkage with the packaged tontacts on the rear side.

[Effect of invention]

As explained above, according to this invention, ministure leadless chip carrier element that has high precision and high quality can be obtained. External dimension can be miniaturized by 30 - 50%, compared to the chip carrier formed by the conventional lead working process. Thus, this process can be used for the future miniaturization. It can be applied widely to miniature diode or transister, as well as a giant LTI element, and thus the effect is enormous.


4. Brief explanation of drawings

Fig. 1 is a side view to illustrate a partially sectioned semiconductor, made by an example of this invention.

Fig. 2(A) and Fig. 2(B) are, respectively, the cross-sectioned view and plane view f the printed circuit substrate.

Mg. 3 is a side view that represents the situation of setting the semiconductor pellet on the printed circuit substrate and connecting with the external terminal(s).

Fig. 4 is a cross-sectioned view to represent the surface of the semiconductor element that was encapsulated with a protective resin.



.

@公開特許公報(A)

昭62-9639

@Int.Cl. 4 H 01 L 21/56 规则記号

庁内整理番号 R-6835-5F 母公開 昭和62年(1987)1月17日

審査請求 未請求 発明の数 1 (全2頁)

❷発明の名称 半導体装置の製造方法

到特 頭 昭60-148864

会出 既昭60(1985)7月5日

山形市北町 4 丁目12番12号 山形日本電気株式会社内 山形市北町 4 丁目12番12号

の代理人 弁理士内原 智

明期事

1 発明の名称 半導体装置の表達方法

2 特許請求の発電

パターンニングされた配銀を有するブリント配 舗当板化牛等体テップを搭取し、放牛等体チップ の電板と鉄配配線との路線を行い、供益対止役と れを切断分離することを発像とする半導体装置の 製造方法。

3. 另外の許超な説明

(宝安上の利用分計)

本発明は、半減体級数の製造方法に関し、特化 小型トランジスタ。ダイオード、小型ICのテァ ブ都品を包含度率くかつ安価に提供するものであ る。

(収集の技術)

従来、との我の半選件チェブ飛品は、パンテン

グされたリードフレームに半退体ペレットを搭数・ 結線を行ったのち、リード形状の加工を行いナッ ブ形状にするものや、セラミック配品に半退体ペ レットを搭載・銃盤し微距割止するものがある。 【契明必解決しようとする問題点】

在集の製法に基づくものは、気寒の外では対止 技にサード加工を行うために耐度性等の配で劣化 が見られるが、形状寸法のパラッキが大をいとい う欠点があり、実装工程でのトラブルの気間となっている。

又、後者の例では、材料が高低である事の外に 材料高量の寸法パラッキ。例止寸近パラッキが大 をいという欠点があり、十はり実装工程でのトラ ブルの景因となっている。

(問題点を解決するための手収)

本発明は、あらかじや素子構造に合致したパターンニングを施したプリント配設部板に半減体ペレットを搭載し、必要な内部総裁を行い、そのは 気子面を製造で対止し、しかる後針止例プリント 配置部板を切断分取し、個4 の半減体菓子に分類 するものである。このB、太子の女気が世の取む ヤマーキング本の工程は切断・分割の配扱いずれ でもよく、太子は途やプロセスの意識化Kより最 もやりやすい工程で行えばよい。

(夹炸例)

次に、本発的について図面を参照して取りする。 第1図は完成した仮数の側面及び断面を表わし ている。第2図以は本装数の糾立に用いるブリン ト配割蓄板の側断面図、阿図側はとのブリント配 超茶板の平面部分図である。以降図面に従い縁立 工程を説明する。

プリント配施基板1代半導体ペレット3をソルダー2で取りつけ固定し、ポンディングワイヤー4で放送する。との様子を第3関に示す。次に、電子面を制度5で割止する。割止は全面でも部分的に行ってもよい。第4回にとれを示す。最後に電子を切断分離し発成品となる。との様子を第5回に示す。切断はスルーホールの中央部を正確に行う事により、裏面の実長用コンダクトとの連絡を使うととなく分離出来る。

1 ……ブリント配知芸板、2 ……マウントソル ダー、3 ……半導体ペレット、4 ……ポンディン グワイヤー、5 ……対止依頼。

代理人 并理士 内 原

(身根の効を)

以上和明した様に、本質明によれば加工物度が 再く品質のよい、小型リードレステップニャリア 果子が待られる。外形は従来のリード加工による ナップキャリアに比較し30~50多小型化する平 ができ、今後の小型化志向にも十分対応できる。 果子は小型のダイメードキトランジスタから、大 形の171ま子生で広く選用出来、その効果に何 り知れない。

4. 四面の簡単な設勢

第1回は本税明の一乗見代による牛時体装置の 部分新面を示した側面図である。

第2因以少よび第2回段はそれぞれプリント配 銀茶板の断面シよび平面包である。

気3円はブリント配製蓄板に半減はペレットを 搭載し外配は子と結結した様子を表わしている側 面図である。

第4億は半導体素子面を促送用概能で対止した 様子を表わず断面的である。

